PY32F403R4T6

Arm? Cortex?-M4處理器 ARM?的Cortex?-M4處理器是支持DSP指令和FPU浮點(diǎn)運(yùn)算的高性能嵌入式32-bit RISC處理器，具 有優(yōu)異的代碼效率，采用通常8位和16位器件的存儲(chǔ)器空間即可發(fā)揮ARM內(nèi)核的高性能。該處理器支 持一組DSP指令，能夠?qū)崿F(xiàn)有效的信號(hào)處理和復(fù)雜的算法執(zhí)行。它的單精度FPU（浮點(diǎn)單元）通過(guò)使 用元語(yǔ)言開(kāi)發(fā)工具，可加速開(kāi)發(fā)，防止飽和。為MCU提供了的平臺(tái)，低引腳數(shù)、低功耗、同時(shí) 提供卓越的計(jì)算性能和和先進(jìn)的中斷系統(tǒng)響應(yīng)。與所有ARM工具和軟件兼容。 32位ARM?的Cortex?-M4處理器 ? 支持160MHz工作頻率 ? 單周期乘法器和硬件除法器 ? 集成DSP指令 ? 嵌套的中斷向量控制 ? 24bit系統(tǒng)滴答定時(shí)器 ARM?的Cortex?-M4處理器是基于ARMv7-M架構(gòu)，支持Thumb和Thumb-2指令集。 ? Internal Bus Matrix connected with I-Code bus, D-Code bus, System bus, Private Peripheral Bus (PPB) and debug accesses（AHB-AP）. ? Nested Vectored Interrupt Controller (NVIC). ? Flash Patch and Breakpoint (FPB). ? Data Watchpoint and Trace (DWT). ? Instrumentation Trace Macrocell (ITM). ? Serial Wire JTAG Debug Port (SWJ-DP). ? Trace Port Interface Unit (TPIU). ? Floating Point Unit (FPU) ? Memory Protection Unit (MPU). 3.2 內(nèi)置存儲(chǔ)器 ? 較大384K字節(jié)內(nèi)置閃存 ? 較大64K字節(jié)內(nèi)置SRAM Arm? Cortex?-M4處理器使用Harvard結(jié)構(gòu)，指令和數(shù)據(jù)分開(kāi)存取，提高執(zhí)行速度，提高數(shù)據(jù)吞吐率。 表 5-1 存儲(chǔ)器映射表定義了包括代碼，SRAM，外設(shè)等區(qū)域的地址空間。 3.3 存儲(chǔ)器保護(hù)單元（MPU） 存儲(chǔ)器保護(hù)單元（MPU）用于管理CPU對(duì)存儲(chǔ)器的訪問(wèn)，防止一個(gè)任務(wù)意外損壞另一個(gè)任務(wù)所使 用的存儲(chǔ)器或資源。此存儲(chǔ)區(qū)被組織為較多8個(gè)保護(hù)區(qū)，還可依次再被分為較多8個(gè)子區(qū)。保護(hù)區(qū)大小 可為 32 字節(jié)至可尋址存儲(chǔ)器的整個(gè)4G字節(jié)。 若應(yīng)用中有一些關(guān)鍵的或認(rèn)的代碼必須受到保護(hù)，以免被其它任務(wù)的錯(cuò)誤行為影響，則MPU 尤其 有用。它通常由RTOS（實(shí)時(shí)操作系統(tǒng)）管理。若程序訪問(wèn)的存儲(chǔ)器位置被MPU禁止，則RTOS可檢 測(cè)到它并采取行動(dòng)。在RTOS環(huán)境中，內(nèi)核可基于執(zhí)行的進(jìn)程，動(dòng)態(tài)更新MPU區(qū)的設(shè)置。MPU是可選